EDA i IP (Listopad 2020)

Narzędzie Cambridge przekształca opis Verilog w C

Narzędzie Cambridge przekształca opis Verilog w C

Tenison EDA powiedział, że jego narzędzie VTOC pozwoli projektantom na tworzenie wydajnych modeli C ich sprzętu, przyspieszając zarówno proces pisania, jak i weryfikacji oprogramowania

Arithmatica uruchamia matematyczne biblioteki IP dla układów scalonych

Arithmatica uruchamia matematyczne biblioteki IP dla układów scalonych

Biblioteki IP są skierowane na układy scalone wymagające matematyki, takie jak układy graficzne i wysokiej klasy procesory

Firma z Oxfordu zdobywa fundusze na technologię SoC

Firma z Oxfordu zdobywa fundusze na technologię SoC

Technologia system na chipie ma na celu ułatwienie integracji sprzętu i oprogramowania

Wiara ARM w model biznesowy IP zwróciła się wraz z nowym wzrostem

Wiara ARM w model biznesowy IP zwróciła się wraz z nowym wzrostem

Nowe aplikacje i nowe technologie napędzają wzrost, mówi dyrektor generalny

Magma dodaje optymalizację mocy

Magma dodaje optymalizację mocy

Do oprogramowania do projektowania układów scalonych Magma Design Automation dodano optymalizację zasilania i zarządzanie.

Zmiana przepisów w Chinach budzi obawy dotyczące kradzieży własności intelektualnej

Zmiana przepisów w Chinach budzi obawy dotyczące kradzieży własności intelektualnej

Oczekuje się, że zagrożenie kradzieżą własności intelektualnej przez Chiny wzrośnie w ciągu najbliższych siedmiu miesięcy, gdy kraj zacznie znosić ograniczenia

MoSys obwinia utratę za nieudane przejęcie

MoSys obwinia utratę za nieudane przejęcie

Firma twierdzi, że anulowane wykupienie przez Synopsys ponosi winę za kwartalne straty

Fister zostawia Intela na Cadence

Fister zostawia Intela na Cadence

Bingham mianowany prezesem zarządu Cadence

ARM przedstawia rdzenie wieloprocesorowe i DSP

ARM przedstawia rdzenie wieloprocesorowe i DSP

Owoc współpracy z NEC i przejęcie Adelante

Narzędzie EDA śledzi moc i hałas w pakiecie

Narzędzie EDA śledzi moc i hałas w pakiecie

Firma rozpoczynająca działalność rozwiązuje problemy związane z zarządzaniem energią

Synopsys rozpakowuje platformę projektową Galaxy

Synopsys rozpakowuje platformę projektową Galaxy

Obiecano ulepszenia całej gamy narzędzi do projektowania układów scalonych

Przychody Synopsys nieznacznie wzrosły

Przychody Synopsys nieznacznie wzrosły

Firma EDA zarządza wzrostem o jeden procent w porównaniu do zeszłego kwartału

Uruchomienie EDA zapewnia finansowanie w wysokości 9 mln USD

Uruchomienie EDA zapewnia finansowanie w wysokości 9 mln USD

Golden Gate koncentruje się na EDA dla układów o niskiej mocy

Wewnętrzne narzędzie do syntezy C zostaje publicznie udostępnione

Wewnętrzne narzędzie do syntezy C zostaje publicznie udostępnione

Mentor Graphics wprowadza na rynek produkt syntezy C, który był wcześniej dostępny dla wybranych klientów. Katapulta C przyjmuje standardowe C lub C ++, bez

Uruchomienie EDA pomaga w zamknięciu 90 nm

Uruchomienie EDA pomaga w zamknięciu 90 nm

Router optymalizuje drut po drucie

DAC: rynek IP wzrośnie o 22%

DAC: rynek IP wzrośnie o 22%

Wzrost związany z rosnącą liczbą rdzeni, brakiem możliwości inżynieryjnych i rosnącym znaczeniem układów FPGA

DAC: EDA i IP otrzymują Spirit

DAC: EDA i IP otrzymują Spirit

Konsorcjum Spirit opublikowało standard implementacji IP w narzędziach EDA

DAC: EDA musi iść kwantowo

DAC: EDA musi iść kwantowo

Pat Gelsinger z Intela twierdzi, że postęp prawa Moore'a zasadniczo zmieni narzędzia potrzebne do projektowania układów

DAC: Cadence wypycha pakiet z wieloma chipami

DAC: Cadence wypycha pakiet z wieloma chipami

Wiele kości w pakiecie postrzeganym jako rozwiązanie rosnących kosztów Asic

DAC: Altera wypycha HardCopy za pomocą Synopsys

DAC: Altera wypycha HardCopy za pomocą Synopsys

Programowalna firma ma nadzieję na zwiększenie popytu na wersje przewodowe swoich układów FPGA